|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
请问关于用spectre进行噪声分析的问题！ |
| 作者：colinwang 栏目：IC设计 |
请问用spectre应该怎么仿噪声？ 我是这样设置的： 1.将输入vin（输入电压源）的source type设成sine，frequency为1khz，amplitude为500.5mv，DC level为500mv，delay time为100us 2.在virtuoso ADE的analysis选noise； 3.sweep varialbe选frequency； 4.sweep range中start 0 stop 1000k，sweep type automatic； 5.OUTPUT noise中positive OUTPUT node选的是输出点out，negative OUTPUT node选的是gnd，input voltage source选的是输入电压源vin 但是仿真结果却和windows下hspice的结果相差太大，几百倍！！而且sweep range如果start为1，那么结果又和start为0不一样，这是怎么回事呢？ hspice中相应的语句为.noise v(out) vin 1000 一直用hspice，但这次要用到cadence，而且比较着急，请大家多多指导，谢谢了！！ |
| 2楼： | >>参与讨论 |
| 作者： BSIM4 于 2006/10/6 1:20:00 发布：
可能出现问题的地方 1。查直流工作点。 2。查是否都是OUTPUT noise或input referred noise 3。查是否都是noise POWER或niose voltage |
|
| 3楼： | >>参与讨论 |
| 作者： liu1875 于 2006/10/6 11:51:00 发布：
spectre里有输入等效噪声和输出等效噪声 还有RMS噪声等，看你选择做那个，我们实际上一般是看输入等效噪声。 不知道你是选得那一个。 在results——》direct PLOT看 结果不同，分析有两个，一个是取的点数不同导致得。一种是你写的帖子里第1、步和你用hspice里设置得参数不一样导致的。 |
|
| 4楼： | >>参与讨论 |
| 作者： colinwang 于 2006/10/6 15:06:00 发布：
谢谢你们！ 直流工作点没有问题，第一步和hspice的设置是一样的，还有就是取的点数不同也不至于差几百倍吧。 请问liu1875，为什么一般看的是输入等效噪声？它主要表示的是电路的什么特性？输出噪声不也很重要么，如果信号很小就有可能淹没在输出噪声中，对么？还有用hspice仿真后在它的list文件中可以清楚地看到不同的频率时候的total OUTPUT noise voltage和total equivalent input noise。下面是我设置的图和仿真的结果图。 一个0到1meg，一个1到1meg
|
|
| 5楼： | >>参与讨论 |
| 作者： colinwang 于 2006/10/6 15:07:00 发布：
spectre结果 为什么差这么多？
|
|
| 6楼： | >>参与讨论 |
| 作者： colinwang 于 2006/10/6 15:08:00 发布：
hspice结果
|
|
| 7楼： | >>参与讨论 |
| 作者： liu1875 于 2006/10/6 18:02:00 发布：
输入等效噪声 请问liu1875，为什么一般看的是输入等效噪声？它主要表示的是电路的什么特性？输出噪声不也很重要么，如果信号很小就有可能淹没在输出噪声中，对么？ 这是你的理解，你需要改变一种思考方式，否则很难提高。 不对。 换一种思考：如果输入信号很小，输入等效的噪声很大，我们在这里把他夸大到和这个输入很小的噪声一样，那输出到底是噪声还是有用的信号了？，是噪声。SNR，信噪比，就是输出比输入，得到的值越大越好。 我们把上面的话再换一种说法来：如果输入信号很小1mv，我的op的等效噪声是0.0000001nv/sq hz（夸张一点）,那这个时候电路输出的噪声就很小，因为输入信号将比噪声的比值很大。基本上噪声可以忽略不计。 输入端的等效噪声很大的话，那输出端的噪声能小吗？输出端的噪声重要吗？ 放大倍数是100万倍（夸张一点），噪声是0.01nv，那输出后的噪声就有1v了，很可观了。 所以一般都是看输入等效噪声。 从的图上看不出来怎么怎么会有这么大的差别的，唯一的地方是你把sweep type automatic 改成 log吧，取100点来试一下。 你在results——》direct PLOT看吧，选等效输入噪声，你就会知道spectre和hspice的结果基本上都是一样的。 |
|
| 8楼： | >>参与讨论 |
| 作者： colinwang 于 2006/10/6 19:47:00 发布：
谢谢你！ 我已经明白了！也看明白那个图了 我还有个问题，就是我输入的是个电流量，然后经过跨阻放大器转化为电压量输出，等效输入噪声电压怎么和输入的电流进行比较呢？ |
|
| 9楼： | >>参与讨论 |
| 作者： liu1875 于 2006/10/6 21:26:00 发布：
你平常怎么看电流的就怎么看，那里面有个选项 在OUTPUT noise里选电压 在input noise里选电流就行了，好像要重复做两次，只是感觉，没有做过。不能肯定，但是凭直觉是做两次比较。 一次选电压，一次选电流。 然后plotting mode 选 append就可以看到比较的图了，结果自己a＋b |
|
| 10楼： | >>参与讨论 |
| 作者： colinwang 于 2006/10/6 23:25:00 发布：
麻烦你了！再次感谢！！ input noise里选电流和电压后只能去选电流源或者电压源。 原理图大概是这样的。 其中S是我用veriloga写的一个器件的MODEL，他的原理大概相当于一个压控电流源。左边的输入电压vin变化，在A端就会产生一个按特定规律变化的电流。现在我主要是想知道右边这个跨阻放大器在A端的等效输入噪声会不会把电流i淹没掉。具体我该怎么仿呢？我是个新手，刚刚学用cadence，麻烦您了！谢谢！
|
|
| 11楼： | >>参与讨论 |
| 作者： liu1875 于 2006/10/7 2:18:00 发布：
今天解决了一个问题，心情比较好，帮你扫盲一下。 i淹没否，我不知道，我给你讲下面的故事： 1947年两个sb发明了点接触晶体管，然后1949年另一sb发明了pn和双极结型点接触晶体管，然后三个sb于1956年获得了诺贝尔奖（看来当sb比当粪青好），ok，我们来看×双极结型×这四个字，研究他一下，为什么叫双极，结型不用研究，有两个极就叫双极？肯定有人这样说，双极的含义就是有电子和空穴来同时作用，所以叫双极。双极晶体管很关键的一个点是电流控制器件（一定要记住），再来看mos管吧，时间很快流转到1968年(中国那个时候是个超强的年代），伟大的费德里科•法金这个历史上超级sb的人（历史证明他绝对是超级一流的sb，历史查点把他忘了，但是只要哈所ZILOG我想无人不知），他在随后n短的时间内改变了整个地球。发明了伟大的mos管，可惜这sb不可能得诺贝尔（遗憾），后来就产生了今天n牛b得公司，ZILOG是法金创办的。 好了，历史讲了，来讲讲mos为什么在我们早期翻译过来叫单极管，现在也肯定是单极的，请记住 mos的是只有一种参与导电的，那就是电子，他没有空穴（很奇怪为什么没有空穴，谁能回答我？）好了，接着讲 单极的晶体管（为什么叫晶体管，因为是晶体造的，双极晶体管，mos晶体管） 在上面双极晶体管有个很重要的概念β＝ic/ib，要记住，双极晶体管是电流器件。 mos晶体管也有个很重要概念，他是电压器件，电压控制得，这是mos管得特性，具体的书面东西一时半回的我也记得不全。 好了，你问i淹没否，我想你自己应该能判断了。 不知道你做这个东西具体得是干什么用（或者说学生，你具体得研究什么东西？） 在学校就多看看书，静下心来看看书比什么都好。记住了 |
|
| 12楼： | >>参与讨论 |
| 作者： colinwang 于 2006/10/7 10:41:00 发布：
不好意思！ 不好意思，我比较笨，双极是电流控制器件，mos是电压控制器件这个是明白的，但是还是想不明白这个电路应该怎么分析噪声。那个放大器是mos差分输入的（所有管都已工作在饱和态），引入深度负反馈后虚短，A端被基本稳定为ref的电压，电流只从反馈电阻上过，最后输出电压，是个电流电压转化器。A端电压是基本被稳定住的，折算回等效输入噪声电压怎么比较呢？电流的变化主要都表现为输出电压的变化了 |
|
| 13楼： | >>参与讨论 |
| 作者： liu1875 于 2006/10/7 13:26:00 发布：
好像要重复做两次， input noise里选电流和电压后只能去选电流源或者电压源。 原理图大概是这样的。 其中S是我用veriloga写的一个器件的MODEL，他的原理大概相当于一个压控电流源。左边的输入电压vin变化，在A端就会产生一个按特定规律变化的电流。现在我主要是想知道右边这个跨阻放大器在A端的等效输入噪声会不会把电流i淹没掉。 上面的是你的问题，你把你用veriloga写的器件拿掉，然后单独的仿真跨阻放大器的等效输入噪声不就行了吗。 你需要搞清楚一个问题，在开始设计的时候就要把系统定义好，你要做到一个什么指标这些都需要在开始设计之前来定义好。譬如，在系统定义的时候你就应该确定等效输入噪声在6nv/ sq hz的时候，我输入的vin是不被跨阻放大器的等效噪声淹没。 这是个概念的问题，做ic是先定义系统，譬如：跨阻放大器要做到多大的增益，电源电压多少，等效输入噪声多少（分辨率),等等这些东西都是在你系统定义的时候来做的，而不是你现在开始做电路了再做这些。 你问我跨阻放大器的等效噪声会不会把i淹没，我无从谈起，没有任何的数据，这个应该是问你自己，而不是别人。你做的时候如果没有做系统定义，那就是瞎掰了。意义不大。 仿真的结果是依据你系统定义来仿真的，而不是在这里无聊的问。 你先定义好系统了再来仿真，否则其他的都是空谈，没有任何意义的空谈。 系统定义好，仿真的次序为：先仿真没有左边你用veriloga写的东西，得到跨阻放大器的等效噪声， 然后再仿真你加入veriloga写的东西，然后得到的等效噪声，两者进行比较，然后我肯定是不知道跨阻放大器的等效噪声会不会将i淹没。 好了，等你有结果再发帖子吧。我期待着你的结果。 |
|
|
|
Copyright © 1998-2006 tgdrjb.cn 浙ICP证030469号 |