|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
用打破现状的产品增加市场份额 |
| 作者：rickyice 栏目：IC产业 |
市场营销策略：被动还是主动？ 一般来说，公司必须以提供能够满足客户需求的产品来保持其市场份额，这是一种被动的市场营销策略，其目的是保护而不是增加市场份额，这一策略为市场中的领头羊广为青睐。 然而，为了增加市场份额，公司还必须预期市场的增长点会在哪里，并率先推出能够满足市场需求变化的新产品。这是一种主动的市场营销策略，它试图打破现状，通常那些能从改变中获益的公司会偏爱这一策略。那些不是市场领头羊的公司必须采纳这种打破现状的策略，因为一味跟随领头羊的脚步是什么都不会改变的。 可编程逻辑市场就是一个例子。这是一个不断增长和变化的市场，其中有两只领头羊。对于莱迪思半导体公司，这就是一个可以有所突破的市场，一个充满机遇、有机会增加市场份额的市场。 我们认为，FPGA市场的增长将沿着以下三种发展方向：低成本、高容量FPGA，非易失FPGA，以及高性能嵌入式FPGA（见图1）。 莱迪思的策略是针对这三种发展方向向市场提供高性能、最优化的可编程器件，它们具有优异的特性和卓越的性价比。 低成本，高容量FPGA 20世纪80年代后期，FPGA的发展反映了一个主导性的目标：不惜代价改进FPGA器件结构，使其具有越来越高的性能和集成度，这样做的结果是产生了一种“主流”的FPGA，它具备了尽可能多的特性，且售价高昂。目前，这类主流的FPGA产品主宰了FPGA市场，这是市场领头羊成功的主要原因。 最近两年，简化的低成本FPGA结构已经出现。目前采用主流FPGA的应用领域中70％都可以改用这种简化的低成本FPGA，其成本只是使用主流产品的一小部分。这些低成本产品正被市场广为接纳，它们目前只占有不超过15％的市场。我们认为在5年内，它们很可能占有50％的市场。与此同时，我们认为5年内主流FPGA的市场份额将从大约65％降至约20％（见图2）。 我们意识到低成本FPGA市场是一个机遇，于是适时推出了LatticeECP和LatticeEC器件去切入这个市场。我们大约在一年前推出了这两个器件系列，密度为1.5K~33k查找表（LUT），能够满足大多数FPGA设计的需要。事实证明这些器件优于竞争对手的“低成本”产品。这是因为我们不仅意识到了这一市场机遇，而且还设计出了自己的低成本FPGA，其特性和功能完全满足了客户对于低成本和高性能的需求。毕竟，设计一个便宜的FPGA并不难，任何人都可以卖出功能少、价格低的产品。但是，提供性能优越、价格低廉的产品就是另一回事了。 实现优化的可编程逻辑解决方案 为了最大限度地把FPGA结构应用到大批量的产品设计中去，必须优化成本、特性和性能。优化的第一步是要清楚地理解在这个领域的FPGA所需的特性。从结构定义，工艺选择到芯片设计，开发过程的每一步都必须以此理解为中心。 供应商们最初的尝试并没有实现所要求的优化。一种尝试是先定义压脚环，然后再填充逻辑。这虽然能实现低成本，但不能保证向设计者正确地提供所有的特性。另外一种尝试是先定义高性能的器件结构，然后再剔除某些特性，但在大批量产品市场上，这种方法不能满足设计者节约成本的要求。 另一种可能的优化是优化整个系统的成本，这对用于大批量产品的FPGA设计是很关键的。低成本配置存储器的可用性、简化诸如DDR存储器等常用器件接口的能力，以及有效实现DSP功能的器件，所有这些因素都影响着整个成本，LatticeECP就是这样一种产品系列。 由于ASIC的解决方案日趋困难，而FPGA的性价比不断提高，使用FPGA进行大批量产品的开发变得倍受欢迎。这种日益加速的趋势要求FPGA准确地满足大批量产品设计者的需求。而结构优化的每一个方面都是至关重要的，其中最关键的是逻辑块、I/O、外部存储器接口、以及对配置的支持。LatticeECP/EC系列在这些关键领域以及其它方面都进行了精心优化，其特性准确地满足了大批量产品设计者的需求，价格也很吸引人。 低成本、非易失FPGA 尽管SRAM FPGA主宰了FPGA市场，但绝大多数设计者仍偏爱非易失、可重复编程FPGA解决方案——只要与此相关的额外费用不是很高。图3说明了莱迪思半导体公司对FPGA设计者调查的结果。 多种因素提高了非易失解决方案的吸引力，包括要求： ● 较小的电路板面积和单芯片解决方案的简单性 ● 上电后迅速获取逻辑功能 ● 比传统FPGA更高的安全性 ● 实时可重复编程 应用 非易失、可重复编程FPGA适合于许多类终端市场实现系统逻辑，包括通信、消费、工业、计算、军事和自动化。非易失FPGA特别适用于迅速获取逻辑功能、减少器件数目、高安全性或实时编程的需求。 在我们探索可能的市场机遇时，客户告诉我们理想的FPGA应该具备有竞争力的价格和非易失性。我们面临的挑战是设计和提供有价格优势的非易失FPGA，而且其工艺和特性要明显不同于SRAM器件。 2005年2月，莱迪思宣布推出了LatticeXP非易失FPGA系列，它包括5种密度从6k ~ 20k查找表的器件。XP器件针对的是先前尚未满足的市场需求，我们认为三年内非易失FPGA将占有16％的FPGA市场。 实时编程－透明的现场重新配置（TransFR） LatticeXP（以及LatticeXO）和基于SRAM的FPGA有许多不同。其突出的例子是，LatticeXP（以及LatticeXO）器件能在系统正常运作时进行重构。 设计者在开发系统时，越来越多地要求可编程器件在设备运作期间能够实时更新。设备通常连接到通信链路，由这个链路发出更新的数据和命令。或者在其它的情况下，更新的信息是由磁盘或者其它媒体提供。使用这种方法，就可以现场更新逻辑，及时修正逻辑中的错误。同样重要的是，还可以轻而易举的回应标准的改变，根据服务环境的变化增加其特性和功能。 LatticeXP和LatticeXO在同一芯片上把非易失闪存和SRAM配置位相结合，从而能很好的适用于这些应用。因为它们允许闪存实时更新，同时按照SRAM配置正常工作。利用莱迪思TransFR的能力，新的配置能在通过用户命令或者下一个上电周期得到迅速应用。 建立完美的连接：跨越式可编程逻辑器件 只有当传统的CPLD市场边界扩展时，CPLD市场才能有所扩大。显而易见，CPLD的传统结构已经到达创新的极限。如要扩展CPLD的应用，就不能单纯从器件结构这一层面定义CPLD，而必须更多考虑器件的应用。 传统的CPLD和FPGA方法 传统的CPLD结构方法是从宏单元建立逻辑的。每个宏单元有或门和几个宽的（典型超过30个输入）称之为乘积项的与项。以前，这个方法允许用相对简单的设计工具实现快速宽逻辑。此外，CPLD通常采用非易失工艺，能在上电时即刻获取逻辑，这就是“瞬时上电”特性。与之不同的是，FPGA结构方法是从4输入查找表（LUT）建立逻辑（图4）。 总线桥接、接口和控制是许多电子系统里的常用功能。这些功能几乎应用在所有的终端市场，包括自动化、消费、通信、计算、工业和军事领域等。在许多情况下，设计者转向可编程逻辑器件，用低容量FPGA或者高容量CPLD实现这些功能。然而，没有哪一种可编程逻辑器件能提供理想的解决方案，来完全实现这些功能器件的需求，包括：引脚至引脚高速度以满足关键总线时序；瞬时上电允许控制逻辑运行先于其它器件；允许现场升级的可升级性；I/O对逻辑的高比率用于多个宽总线；用于数据缓冲的灵活能力和低功耗。 MachXO跨越式可编程逻辑器件 如今，莱迪思半导体公司已开发了新的可编程逻辑器件，即跨越式可编程逻辑器件，很好地满足了高容量CPLD和低容量FPGA用户的需要。这些器件的结构在单个器件中混合了CPLD和FPGA的特征，诸如常用的总线桥接、接口和控制功能, 以满足更加广泛的应用。 非易失和SRAM存储器 MachXO器件采用了130纳米FLASH + SRAM工艺，电路元件的几何尺寸小，运行速度快，引脚至引脚的速度高达3.5ns。同一器件上FLASH + SRAM的组合有着很大的灵活性，适合逻辑和瞬时运作现场升级的需要。 SRAM配置位控制MachXO器件的运作。上电时通过片内的非易失存储器对这些位加载，上电后不到1ms即可获取逻辑，满足了需要瞬时上电能力的需求。 系统运作期间，后台可对闪存编程。在编程时，器件的逻辑继续由SRAM配置位所控制。新的配置可以适时载入SRAM。逻辑的更新可以采用莱迪思特有的TransFR技术，不必在现场更新时断开系统，用户就可以在逻辑更新期间准确地控制器件的I/O和逻辑状态（图5）。 MachXO器件的核心是可编程功能单元（PFU），用它可实现逻辑和分布式存储器。逻辑是用4输入查找表来实现的，4种器件的密度范围从256到2280查找表，它代表了FPGA工业的实际标准，逻辑设计者和逻辑综合工具厂商均已熟知这种标准。 分布式存储器能够灵活有效地实现小数据缓冲器。MachXO系列较大的成员中，逻辑阵列的左边是sysMEM嵌入式RAM块（EBR），提供9kb存储器，以实现较大的数据缓冲器。邻近sysMEM块的是sysCLOCK 锁相环，能给设计者调整时钟边沿及综合所需要的新时钟。 器件的外围，78至271 sysIO接口能使器件与LVCMOS 3.3/2.5/1.8/1.5/1.2 和LVTTL互相衔接。I/O缓冲器可以对驱动强度、摆率和输入上拉、输入下拉进行编程，体现了与系统的其余部分相整合的最大的灵活性。系列中较大的器件还具备LVDS 和 PCI功能，灵活性大大提高（图6）。 MachXO器件具有低功耗睡眠模式，用于低功耗待机状态的系统。睡眠模式状态下，MachXO器件的静态功耗可减小两个数量级以上，小于100mA。睡眠模式由单个SLEEPN引脚来控制。 高性能嵌入式FPGA 如 |
|
|
Copyright © 1998-2006 tgdrjb.cn 浙ICP证030469号 |