在电子设备的电源设计领域，DCDC 电源的电磁干扰（EMI）和电压应力问题一直是工程师们关注的焦点。随着场效应（MOSFET）开关速度的不断提高，同步降压转换器中的高频传导发射和辐射发射问题日益凸显。本文将深入探讨如何通过减小电感寄生参数来降低 DCDC 开关电源的电磁干扰和电压应力。

具有高斜率电流的关键转换器环路

功率级紧凑且优化的布局对于降低电磁干扰至关重要。在电路板布局时，定位高斜率电流环路是关键步骤。同时，要注意识别由布局引起的寄生电感或杂散电感，因为这些电感会导致噪声过大、过冲、振铃和地弹等问题。

以同步降压转换器中高侧场效应晶体管（MOSFET）Q1 的开启情况为例。原本从同步 MOSFET Q2 的源极流向漏极的电流逐渐降至零，而 Q1 中的电流增加到电感电流水平。此时，图中用红色阴影标记并标注为 “1” 的环路被指定为高频开关功率环路（或 “热” 环路）。相比之下，流过电感 LF 的电流主要是直流电，叠加有三角波形的纹波，其电流变化率受到电感的限制，串联连接产生的寄生电感基本是良性的。图中的环路 2 和 3 被分类为功率 MOSFET 的门极环路，分别代表高侧和低侧 MOSFET 的门极驱动器。

寄生电感

场效应晶体管（MOSFET）的开关行为及其对波形振铃、功耗、器件应力和电磁干扰（EMI）的影响，与功率环路和门极驱动电路的寄生电感密切相关。由元件放置、器件封装和 PCB 布局布线产生的寄生元件，会影响同步降压转换器的开关性能和 EMI。

有效的高频功率环路电感 LLOOP 是总漏极电感 LD 和由输入、PCB 走线的串联电感以及功率 MOSFET 封装电感产生的共源电感 LS 的总和，它与输入电容器 - MOSFET 环路布局几何形状高度相关。门极环路自感 LG 包括 MOSFET 封装和 PCB 走线布线产生的集中贡献。Q1 的共源电感同时存在于功率环路和门极环路中，会增加开关损耗；Q2 的共源电感在体反向恢复期间会导致低侧 MOSFET 意外导通，增加器件应力。

EMI 频率和耦合模式

同步降压转换器激发和传播电磁干扰（EMI）存在三个大致界定的频率范围。在 MOSFET 开关过程中，换向电流的斜率可能超过 5 A/ns，仅 2 nH 的寄生电感就会导致 10 V 的电压过冲。功率环路中具有快速开关边沿和前沿谐振振铃的电流波形富含谐波成分，对磁场耦合和辐射 EMI 构成严重威胁。

已确定的主要噪声耦合路径包括：通过直流输入线传导的噪声、功率环路中的磁场耦合以及开关节点铜表面的电场耦合。功率环路电感 LLOOP 会增加 MOSFET 的开关损耗和漏源电压峰值尖峰，加剧开关电压振铃，影响 50 至 200 MHz 范围内的宽带电磁干扰（EMI）。因此，化功率环路的有效环路长度和封闭面积至关重要，这有助于减少寄生电感和磁场自相抵消，降低磁耦合辐射能量。
传导噪声耦合可能发生在转换器的输入端，减小 LLOOP 会增加输入滤波器的衰减要求。若滤波器电感具有较高的自谐振频率（SRF），并且从开关到输出电压网络（VOUT）提供高传输阻抗，则传导到输出的噪声将。此外，低阻抗输出电容器还可以进一步滤除输出噪声。

等效谐振电路

MOSFET 开关过程中储存的寄生能量会激发谐振。在上升沿和下降沿期间，开关电压会出现高于 VIN 的过冲和低于地（GND）的下冲。振荡幅度取决于环路内部部分电感的分布，随后的振荡由环路的有效交流电阻阻尼。这增加了 MOSFET 和栅极驱动器的电压应力，并且与宽带辐射电磁干扰（EMI）的中心频率相关。

主要设计目标是通过化功率环路电感来尽可能提高谐振频率，减少储存的无功能量并降低谐振峰值电压。此外，由于趋肤效应，阻尼系数在较高频率下会增加。

减小 EMI 从原理图开始

在进行 PCB 布局之前研究电源控制器原理图时，突出显示高电流走线、高 dv/dt 电路节点以及对噪声敏感的网络是很有必要的。例如，一个用于噪声敏感型汽车应用的 2.2 MHz 转换器，采用了电流模式同步降压控制器，如德州仪器（TI）的 LM5141 - Q1。

减小 PCB 布局中产生的 EMI

通过注意元件布局来化环路物理尺寸是降低电源环路阻抗的关键。噪声耦合还取决于场分布和方向，因此 PCB 内层的设计也至关重要。

可以通过使用介电厚度，使接地平面尽可能靠近开关环路，建立一个无源屏蔽层。顶层上的水平电流流动形成垂直磁通模式，屏蔽层中感应出与开关环路中电流方向相反的电流，根据楞次定律，该电流会产生一个磁场来抵消原始磁场，从而降低寄生电感。

在第二层上设置不间断的连续屏蔽平面，且靠近开关环路，能为增强射频（RF）能量抑制提供性能。在 PCB 叠层规范中规定低层间 z 轴间距，如使用 5mil 的介电材料。为避免通孔，确保所有噪声电流都留在顶层，以限度提高屏蔽层的有效性。

此外，要减小开关（SW）节点铜质区域的面积，以减少与开关节点电压高 dv/dt 摆幅相关的电容耦合。开关节点的铜质填充应短而宽。在开关节点下方设置完整的接地平面虽会使开关到地的寄生电容略有增加，但对于多层堆叠的 PCB 而言，仍建议这样做，以降低电耦合辐射能量。在电感器下方的顶层保持铜质填充的禁止区域，以减少从开关到输出电压（VOUT）的电容耦合。

利用控制器的功能减轻电磁干扰

当 PCB 布局确定后，在处理后期设计阶段的电磁干扰（EMI）时，同步降压控制器中集成的各种降噪功能就显得尤为重要。例如，LM5141 - Q1 包含非对称栅极驱动摆率控制、外部时钟同步、内部振荡器以及动态频率跳变功能，可实现自适应调整，避免影响汽车系统中的敏感调幅（AM）无线电频段。在同步过程中，或在将 DEMB/SYNC 引脚拉低以减少噪声和射频（RF）干扰时，会禁止轻载下的脉冲跳变。为提高可靠性，该器件的额定值能够承受 - 5V 的负开关节点和栅极驱动瞬态，持续时间长可达 20 纳秒。

为进一步降低 EMI 特征，采用了一种称为抖动的新型扩频调频（SSFM）技术，该技术可以分散开关信号的频谱能量。根据 CISPR 25 第五类汽车规范，使用 LM5141 - Q1 启用扩频时，传导发射得到了显著改善。