元件的引脚电容
出处:bgbcmdr 发布于:2008-10-17 10:55:23
为了便于分析,首先给出如图所示的模型分析图,引脚1和引脚2之间存在Ccouple。
图 引脚电容模型分析图
信号在引脚1和引脚2上引入的百分比串扰可用如下公式计算得出:
式中,Ccouple为引脚1和引脚2之间的杂散电容;凡为传输线和终端并联;处的信号上升时间(10%~90%)。
图中Ccouple为4pF,R2为25Ω,纬为6ns,计算可得串扰百分比为1.%。当信号上升时间变得越短,则电容串扰问题就越严重。它对高阻抗输入连接产生不利的影响。
元件的不同封装直接影响引脚之间的电容值。如表所示为一些典型元件封装的引脚间耦合电容值。
表 一些典型元件封装的引脚间耦合电容值
下一篇:元件的引脚电感
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,//tgdrjb.cn,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 高速应用新宠:先进全局快门图像传感器深度解析2025/7/2 16:44:22
- 降压变压器与升压变压器的专业解析2025/7/1 17:27:29
- VPP17PD-24A 反激式变压器分析2025/7/1 17:16:42
- 高频谐振转换器同步整流器设计注意事项2025/7/1 16:41:23
- 线性稳压器 IC 设计:输入输出电容选型与纹波抑制策略2025/7/1 16:30:50